計算機概論ノート 10/02

コンピュータ・アーキテクチャ

ソフトウェアから見たハードウェアの性質・属性
- ユーザとハードウェアのインターフェース（特にアセンブラ・プログラミング）
- ファミリーコンピュータ（IBM360～）にコンパチビリティを与える
- 問題点
  - インタフェースになり得る種々のレベル（このうちのどれをインターフェースにするか）
    - 高級言語レベル（Java,VB,Lisp）
    - 中間言語レベル（高級言語マシン）
    - 仮想命令コードレベル（WAM）
    - 命令レベル（CISCマシン、RISCマシン）
    - マイクロ命令レベル（マルチメディアプロセッサ）
ISP（Instruction Set Processor）としてPMS（Processor Memory Switch）の上に定義
- メモリとレジスタに命令を適用して状態を変化→基本実行モデル
計算の高速化を可能とするハードウェアインターフェース
- Binary to binary translationの普及→何がアーキテクチャか不明瞭化
- プログラミング言語を用いたソフトウェアの普及→コンパチビリティの意味変化
- ソフトウェア商品の品質保証→バイナリプログラム上でしか検証し得ない
ハードウェアとOSを含めた計算メカニズムの抽象化
- 機能のソフトウェアによる実現ハードウェアによる実現の連続性
- OSの標準化

初期アーキテクチャ
- 標準的命令形式の追求、オペランド数
- 汎用命令セットアーキテクチャ
  - 汎用レジスタ、キャッシュ、パイプライン並列
  - RISC形式、パイプライン、スコアボード
  - スタックアーキテクチャ、ハードウェアスタック
言語指向アーキテクチャ
- 言語構造に合わせた構造、命令セット、マイクロプログラム（一命令で多くのことをする）
  - SYMBOL、Lisp、prologマシン
  - バローズインタプリタ（万能中間言語）
- マルチスレッド、データフローアーキテクチャ（並列化）
  - HEP、データフローマシン、言語構造にあわせる
- ベクトルコンピュータ
  - CRAY-1、VP-100、SX-1 — FORTRANとループ構造に特化
RISCアーキテクチャ
- コンパイラによる高速化とクロック高速化
  - IBM801、SPARC...
- 命令レベル並列性の利用
  - スーパースカラ...
- 標準的高速化機構による高速化
  - キャッシュ、分岐予測、深いパイプライン、グラフィック演算言語...
再び言語指向
- 言語構造にあわせた構造、命令セット、マイクロプログラム
  - JAVAマシンなど
- マルチスレッド、データフロー
  - ハイパースレッディング、SMT、...

↓
情報だけでは構成は不可能
- 広義アーキテクチャの定義
- プロセッサ要素
- 電気的特性

実機での実行
- 最も信頼性が高い
- 実用的規模のプログラムが実行可能
- コンパイラ・OSに強く依存
- 設計パラメータの変更ができない
- 測定可能データ項目の制限
- 新しいアーキテクチャの評価は実機が無いので難しい
エミュレーション評価
- binary to binaryなどで命令を既存CPU命令列に変換
- 性能評価用命令の埋め込み可能
シミュレーション評価
- レジスタトランスファーレベルシミュレーション
- トレースベースシミュレーション
- キューイングモデルベースのシミュレーション
- 遅い
命令ミックスによる評価
- 命令実行時間の命令頻度による加重平均